什么是pcml电平？

什么是pcml电平？

pcml是一个用于超高速接口的微分标准。 pcml在输入缓冲区两者之间的需要3.3V的 ccio和100 -的终端电阻。此外，每个输入痕量需要50 - 电阻至V TT，每个输出的痕量需要1 00- 电阻至V TT。要求不必输入参考电压。PCML is a differential standard used for high-speed interfacing. PCML requires a 3.3-V V CCIO and a 100-termination resistor between the two traces at the input buffer. In addition, each input trace requires a 50-resistor to V TT , and each output trace requires a 100-resistor to V TT . No input reference voltage is required.桥接协议 1. HyperTransport HyperTransport I/O标准(过去称为快速数据传送或LDT)是一种2.5V VCCIO的差分高速、高性能I/O接口标准。该标准主要应用于高性能网络、电信、嵌入式系统、消费类电子产品和因特网互连设备。HyperTransport I/O标准是一种点到点标准，每条HyperTransport总线由2条点到点单向链路组成，每条链路的宽度从2位到32位不等。 2. LVPECL LVPECL I/O标准是一种3.3V VCCIO的差分接口标准，主要应用于视频图形处理、电信、数据通信和时钟分配等设备。这种高速低电压摆幅的LVPECL I/O标准采用一个正电源供电，这点类似于LVDS，但它的差分输出电压摆幅要比LVDS大。 3. PCML PCML I/O标准是一种3.3V VCCIO的差分高速、低功率I/O接口标准，常见于网络和电信应用领域。与LVPECL I/O标准相比，它能获得更好的性能，功耗也更低。PCML标准与LVPECL标准非常相似，但PCML的电压摆幅较小，因此能得到更快的开关时间和更低的功耗。 4. 差分HSTL(I类和II类) 差分HSTL I/O标准主要用于0.0-1.5V HSTL逻辑开关范围内工作的设备，如四倍数据速率(QDR)的存储器时钟接口。差分HSTL规范与单端HSTL规范是相同的，并规定输入电压范围是- 0.3V ≤VI≤VCCIO+0.3 V。差分HSTL I/O标准只适用于输入输出时钟。 5. 差分SSTL－2(类I和II) 差分SSTL-2 I/O标准是一种2.5V的存储器总线标准，主要用于高速双倍数据速率(DDR)SDRAM接口。该标准定义了工作在SSTL－2逻辑开关范围为0-2.5V的设备的输入输出规范。该标准改善了总线必须与大型分支隔离场合的操作性能。SSTL-2标准规定输入电压范围为- 0.3V≤ VI≤VCCIO+0.3V。FPGA器件的输入输出电平都支持这一标准。差分SSTL-2 I/O标准只适用于输出时钟。